基于变压器的 sic mosfet 隔离栅极驱动器设计 -凯发网站
扫描二维码
随时随地手机看文章
本文将介绍一种用于 3.3kv sic mosfet的基于的隔离式栅极驱动器。两个 vhf 调制谐振反激式转换器，工作频率为 20 mhz，可生成 pwm 信号和栅极驱动功率。
高压绝缘特性(15 kv rms)由基于的空心变压器提供。该变压器具有 5pf 的低耦合电容，即使在 sic mosfet 的高 dv/dt 下也能增强抗噪能力。为了评估所提出凯发网站的解决方案的有效性，将提供 3.3kv 分立 sic mosfet 的实验结果。
隔离式栅极驱动器
用于高压 sic mosfet 的隔离式栅极驱动器 (gd) 的典型配置如图 1 (a)所示。需要一个隔离的栅极驱动电源 (gdps)，而光纤 (of) 通常用于传输栅极 pwm 信号，以确保信号路径上的足够隔离和低寄生电容[1]、[5]。这种凯发网站的解决方案的缺点是光纤成本高，并且需要至少两个隔离电源。
已经提出了一种替代凯发网站的解决方案，该凯发网站的解决方案基于具有基于 pcb 绕组的变压器的 20kv 隔离 gdps [2]。尽管它具有低耦合电容 (<2pf)，但由于磁芯和 pcb 绕组之间的间隙距离，它会导致变压器体积庞大。
无线电力传输 (wpt) 转换器[3]、 [5]和基于光功率传输的 gdps [3]、[4]允许您消除耦合电容，但实现低传输功率 (< 1w) 和转换效率(< 25%)。感应功率传输 gdps 使用单匝初级绕组为多个次级接收器供电[5]，其中低耦合电容是通过初级绕组和磁芯之间的宽气隙实现的。但是，如果初级发射器发生故障，则所有次级侧栅极电压都将失控。
本文提出的新颖凯发网站的解决方案如图1(b)所示。通过使用具有高介电强度的基于 pcb 的空心变压器，可实现 15 kv rms绝缘电压。此外，低耦合电容增强了 3.3kv sic mosfet 对高 dv/dt 的抗噪能力。
图 1：传统与建议的隔离 gd 凯发网站的解决方案
示意图
所提出的凯发网站的解决方案的示意图如图 2所示。在初级侧，pwm信号使用 vhf 信号 (20 mhz) 进行调制，以生成两个 rfc 的栅极信号。第一个 rfc 在 pwm 信号为高电平 (1) 时有效，而第二个在 pwm 信号为低电平 (0) 时有效。无论 pwm 占空比如何，两级的输出电压 v o都保持恒定的 dc 值。因此，次级侧接收的功率与 pwm 占空比无关。
在次级侧，两个包络检测器连接到二极管 d r1和 d r2的阳极，从而检测 rfc 的 on/off 状态。然后这些边沿检测信号作为 pwm 上升沿和下降沿进行缓冲，并发送到 rs 双稳态，该 rs 双稳态重新生成 pwm 信号。在 rfc 1 之后连接的非隔离 dc-dc 稳压器为次级侧信号处理电路提供所需的 5v、 15v 和 -5v 驱动电压。
图 2：提议的 gd 凯发网站的解决方案示意图
相关波形如图3所示。
图 3：提议的 gd 的关键波形
变压器
基于pcb的空心变压器的设计，其优点是消除了磁芯损耗和绕组与磁芯之间的潜在绝缘问题，如图4所示。它采用堆叠 pcb 结构，包括初级 pcb、变压器 (tr)-pcb 和次级 pcb。变压器绕组具有螺旋形状以简化设计。tr-pcb 板只有两层，初级和次级绕组分别位于顶层和底层。使用此凯发网站的解决方案，绝缘特性完全由 tr-pcb 板的介电材料(通常为低成本 fr-4)提供。
图 4：基于 pcb 的变压器的结构
为了提高介质击穿电压和降低耦合电容，可以使用高抗电强度和低介电常数的材料。作者使用了 arlon-diclad-880 材料，其介电常数为 2.2，介电强度大于 45kv/mm。借助 ansys q3d 提取器工具确定的模拟耦合电容对于几个变压器约为 5 pf。
带涂层的初级和次级绕组之间的爬电距离高于 30 mm × 2。根据 iec-61800-5-1-2007 标准，这确保了 15 kv rms的绝缘电压。
实验结果
图5显示了用于测试的原型的示意图，该原型使用表 i中列出的组件在实验室中构建。
表一：原型中使用的组件列表
图 5：原型示意图
rfc的最大输出功率在1.5w@17ω阻性负载下测得，足以驱动3.3kv sic mosfet(gr40mt33n)。效率和 rfc 输出电压 (v o ) 的图表如图 6所示。两个 rfc 在整个负载范围 (0.12w-1.5w) 上都保持稳定的输出特性。
图 6：效率和 rfc 输出电压
此外，还实施了双脉冲测试 (dpt) 来评估提议的 gd 的性能。dpt 试验台的示意图如图 7所示。
图 7：dpt 测试台示意图
gd 驱动开关s 1，其中需要绝缘电压和对高 dv/dtare 的抗噪性。vdc=2kv，id_s1,max=44a，lload=1.3mh，rgon/rgoff=2.2ω/5ω时的dpt实验波形如图8所示。可以看出，3.3kv sic达到的最大dv/dt mosfet 对应于 100v/ns 的安全值。相同的 gd 凯发网站的解决方案也可用于其他高压 sic mosfet 器件。
图 8：实验波形
